ORGANIZACJA I ARCHITEKTURA SYSTEMU KOMPUTEROWEGO TOM I PROJEKTOWANIE SYSTEMU A JEGO WYDAJNOŚĆ wyd.11

ISBN: 978-83-01-22200-0   575 stron format: B5 oprawa: miękka Rok wydania: 2022

Organizacja i architektura systemu komputerowego to nowe, jedenaste wydanie znakomitego podręcznika o budowie i działaniu współczesnych systemów komputerowych, stosowanego powszechnie na wyższych uczelniach w Polsce.
William Stallings, światowej sławy specjalista w dziedzinie sieci komputerowych i architektury komputerów, kładzie w nim nacisk na projektowanie systemu pod kątem uzyskania największej wydajności. Nowości w Wydaniu XI: Moduły wieloukładowe: dodano nowe omówienie powszechnie stosowanych obecnie modułów MCM.
Testy SPEC: zaktualizowano omówienie SPEC tak, aby objąć nowy pakiet testów SPEC CPU2017. Hierarchia pamięci: nowy rozdział dotyczący hierarchii pamięci obejmuje teraz nowe informacje oraz te, które znajdowały się w rozdziale dotyczącym pamięci podręcznej.
Pamięć podręczna: rozdział dotyczący pamięci podręcznej został zaktualizowany i poprawiony. Wbudowana pamięć DRAM: rozdział dotyczący pamięci wewnętrznej zawiera teraz część dotyczącą coraz bardziej popularnej pamięci eDRAM. Dyski twarde z sektorem Advanced Format 4k: rozdział dotyczący pamięci zewnętrznej zawiera teraz omówienie szeroko obecnie używanego formatu dysku twardego o sektorze 4k. Algebra Boole‘a: dyskusja na temat algebry Boole‘a została rozszerzona o nowy tekst, rysunki i tabele w celu lepszego zrozumienia.
Język asemblera: opis języka asemblera został rozszerzony do pełnego rozdziału, z większą ilością szczegółów i większą liczbą przykładów. Organizacja przetwarzania potokowego: dyskusja na temat przetwarzania potokowego została znacznie rozszerzona o nowy tekst i rysunki. Spójność pamięci podręcznej: omówienie protokołu spójności pamięci podręcznej MESI zostało rozszerzone o nowy tekst i rysunki.
Książka została wydana w dwóch tomach, aby ułatwić Czytelnikom korzystanie z niej.
W Tomie 1 zostały omówione następujące zagadnienia: Podstawowe pojęcia i ewolucja komputerów Koncepcje wydajności Działanie i połączenia wewnętrzne komputera Hierarchia pamięci Pamięć podręczna, wewnętrzna i zewnętrzna Urządzenia wejścia-wyjścia Obsługa systemów operacyjnych Systemy liczbowe Arytmetyka komputera Cyfrowe układy logiczne

SPIS TREŚCI

Przedmowa

O Autorze

CZĘŚĆ PIERWSZA
WPROWADZENIE

Rozdział 1. Podstawowe poję da i ewolucja komputerów
1.1. Organizacja i architektura
1.2. Struktura i działanie
1.3. Komputer IAS
1.4. Bramki, komórki pamięci, układy i moduły wieloukładowe
1.5. Ewolucja architektury Intel x86
1.6. Systemy wbudowane
1.7. Architektura ARM
1.8. Podstawowe pojęcia, pytania sprawdzające i zadania

Rozdział 2. Koncepcje wydajności
2.1. Projektowanie zorientowane na wydajność
2.2. Wielordzeniowość, MIC i GPGPU
2.3. Prawo Amdahla i prawo Little‘a
2.4. Podstawowe miary wydajności komputera
2.5. Obliczanie wartości średniej
2.6. Benchmarki i SPEC
2.7. Podstawowe pojęcia, pytania sprawdzające i zadania

CZĘŚĆ DRUGA
SYSTEM KOMPUTEROWY

Rozdział 3. Widok najwyższego poziomu na działanie i połączenia wewnętrzne komputera
3.1. Zespoły komputera
3.2. Działanie komputera
3.3. Struktury połączeń wzajemnych
3.4. Połączenie magistralowe
3.5. Połączenia punkt-punkt
3.6. PCI Express
3.7. Podstawowe pojęcia, pytania sprawdzające i zadania

Rozdział 4. Hierarchia pamięci: lokalność i wydajność
4.1. Zasada lokalności
4.2. Charakterystyka systemów pamięci
4.3. Hierarchia pamięci
4.4. Modelowanie wydajności wielopoziomowej hierarchii pamięci
4.5. Podstawowe pojęcia, pytania sprawdzające i zadania

Rozdział 5. Pamięć podręczna
5.1. Koncepcje pamięci podręcznej
5.2. Elementy projektowania pamięci podręcznej
5.3. Organizacja pamięci podręcznej Intel x86
5.4. Organizacja pamięci podręcznej IBM zl3
5.5. Modele wydajności pamięci podręcznej
5.6. Podstawowe pojęcia, pytania sprawdzające i zadania

Rozdział 6. Pamięć wewnętrzna
6.1. Półprzewodnikowa pamięć główna
6.2. Korekcja błędów
6.3. DDR DRAM
6.4. eDRAM
6.5. Pamięć flash
6.6. Nowsze technologie nieulotnej pamięci półprzewodnikowej
6.7. Podstawowe pojęcia, pytania sprawdzające i zadania

Rozdział 7. Pamięć zewnętrzna
7.1. Dysk magnetyczny
7.2. RAID
7.3. Dyski SSD
7.4. Pamięć optyczna
7.5. Taśma magnetyczna
7.6. Podstawowe pojęcia, pytania sprawdzające i zadania

Rozdział 8. Wejście/wyjście
8.1. Urządzenia zewnętrzne
8.2. Moduły we-wy
8.3. Programowane we-wy
8.4. We-wy sterowane przerwaniami
8.5. Bezpośredni dostęp do pamięci
8.6. Bezpośredni dostęp do pamięci podręcznej
8.7. Kanały we-wy i procesory
8.8. Standardy interfejsów zewnętrznych
8.9. Struktura we-wy IBM zl3
8.10. Podstawowe pojęcia, pytania sprawdzające i zadania

Rozdział 9. Obsługa systemów operacyjnych
9.1. Przegląd systemu operacyjnego
9.2. Szeregowanie czasowe
9.3. Zarządzanie pamięcią
9.4. Zarządzanie pamięcią Intel x86
9.5. Zarządzanie pamięcią ARM
9.6. Podstawowe pojęcia, pytania sprawdzające i problemy

CZĘŚĆ TRZECIA
ARYTMETYKA I LOGIKA

Rozdział 10. Systemy liczbowe
10.1. System dziesiętny
10.2. Pozycyjne systemy liczbowe
10.3. System binarny
10.4 Konwersja między systemem binarnym i dziesiętnym
10.5. Notacja szesnastkowa
10.6. Podstawowe pojęcia i zadania

Rozdział 11. Arytmetyka komputera
11.1. Jednostka arytmetyczna i logiczna
11.2. Reprezentacja liczb całkowitych
11.3. Arytmetyka liczb całkowitych
11.4. Reprezentacja zmiennoprzecinkowa
11.5. Arytmetyka zmiennoprzecinkowa
11.6. Podstawowe pojęcia, pytania sprawdzające i zadania

Rozdział 12. Cyfrowe układy logiczne
12.1. Algebra Boole‘a
12.2. Bramki
12.3. Układy kombinacyjne
12.4. Układy sekwencyjne
12.5. Programowalne urządzenia logiczne
12.6. Podstawowe pojęcia i zadania

Dodatek A. Magistrale systemowe
A.1. Struktura magistrali
A.2. Hierarchie wielomagistralowe
A.3. Elementy projektu magistrali

Dodatek B. Koncepcje Pamięci Podręcznej Ofiar
B.1. Pamięć podręczna ofiar
B.2. Selektywna pamięć podręczna ofiar

Dodatek C. Pamięć z przeplotem

Dodatek D. Międzynarodowy Alfabet Referencyjny

Dodatek E. Stosy
E.1. Stosy
E.2. Implementacja stosu
E.3. Sposoby zapisywania wyrażeń

Dodatek F. Procedury Rekurencyjne
F.1. Rekurencja
F.2. Reprezentacja drzewa aktywacji
F.3. Implementacja stosu
F.4. Rekurencja i iteracja

Dodatek G. Zagadnienia dodatkowe dotyczące przetwarzania potokowego rozkazów
G.1. Tablice rezerwacji przetwarzania potokowego
G.2. Bufory zmiany kolejności
G.3. Algorytm Tomasula
G.4. Tablica wyników

Słownik

Odwołania literaturowe